按：上周，Intel在IDF開發(fā)者論壇上正式宣稱“多核心（與現(xiàn)有桌面級CPU數(shù)量級不同）時代已經(jīng)到來”，我們近期將會推出若干篇文章整理并解析這一宣言背后的深意，主要在高性能計算/超級計算機方向，本文來源于日本4gamers，主要資料為Intel數(shù)據(jù)中心負責人在新聞發(fā)布會上宣布的內(nèi)容

8月底，Intel副總裁、Data Center(數(shù)據(jù)中心）部門負責人Kirk Skaugen在日本舉行的該部門新聞發(fā)布會“面向ExaScale時代的Intel云戰(zhàn)略：‘Cloud 2015’”上發(fā)表演講，其中大部分內(nèi)容是關于企業(yè)的云存儲等內(nèi)容。而我們主要關注的是其中Intel在2018年實現(xiàn)ExaScale計算的主要組成部分——MIC，即Many Intergrated Core多核心處理器，本文將整理并一一列舉目前MIC與ExaScale的發(fā)展現(xiàn)狀。

手持MIC早期測試用樣品的Intel副總裁、Data Center部門主管Kirk Skaugen

MIC：超過1000名工程師參與研發(fā)的大計劃

MIC（Many Intergrated Core）計劃就如其名，是將多個（遠超目前桌面CPU的核心數(shù)量）核心整合在一起的處理器，系列開發(fā)代號為"Knights"，面向HPC（High Performance Computing）高性能計算領域。

現(xiàn)有的不少超級計算機，以及未來的HPC用處理器如我們之前介紹的NVIDIA Echelon等，均采用以CPU為主體，主力運算基于GPU的混合加速運算架構(Heterogeneous)。于此不同的是，Knights系列則屬于采用和主CPU架構基本相同的多個x86核心集成來輔助主CPU運算的類型（Homogeneous）?，F(xiàn)有樣品代號為"Knights Ferry"，集成45nm工藝制造的32個x86核心，連接界面采用PCI-Express x16，已分發(fā)給MIC計劃的合作伙伴，供它們在此基礎上進一步研究和開發(fā)。

目前Knights Ferry的合作伙伴，和NVIDIA的Echelon一樣也是群英薈萃

不過Knights Ferry所集成的x86核心和Intel桌面CPU還不太一樣，它采用的指令集和Intel在Sandy Bridge中引入的AVX類似，但進一步擴展到了512bit。記憶力好的讀者可能還記得Intel之前夭折的GPU開發(fā)計劃"Larrabee"，Intel現(xiàn)在證實，MIC項目的主體就是對Larrabee計劃作出修正和繼承多數(shù)成果的Knights系列，說MIC計劃是Larrabee的“轉世重生”也不為過，但轉世后的“心臟”卻不一樣了。

Knights Ferry加速卡的工程樣品，延續(xù)Larrabee時代的設計，同時為PCI-E輔助供電接口預留了空位。Skaugen稱下一個版本將會改變設計

關于MIC計劃的進展，Skaugen稱“開發(fā)一直在按照預定計劃進行中。Intel將依靠此MIC架構實現(xiàn)在2018年HPC計算達到ExaScale的目標”。

Intel揭示了以MIC架構處理器作為武器，在2018年實現(xiàn)ExaScale的目標

至于ExaScale，則是指擁有1Exa FLOPS（=1000Peta FLOPS，10的18次方）浮點運算能力的超級計算機。針對此目標，Intel在8月30日成立了子公司Intel Federal，專門與美國聯(lián)邦政府機構協(xié)作研究高性能計算機。Skaugen稱，子公司目前的主要使命是與美國政府攜手達成ExaScale的目標，此外也不排斥而是歡迎其他國家參與合作。

接下來就是走向ExaScale途中具體的產(chǎn)品路線圖，Skaugen重申了Knights系列下一代產(chǎn)品將是采用22nm工藝制造，可在編程環(huán)境中同時利用50個x86核心的Knights Corner。他還透露作為通向ExaScale的重要一站，目前階段的MIC計劃有約1000人的Intel工程師參與研發(fā)，顯示了Intel對于ExaScale目標的決心。

Knights Corner采用22nm工藝制造，將集成50個以上的x86核心，但具體數(shù)目是多少目前仍然未知

實現(xiàn)ExaScale目標過程中意外的阻礙

此次在日本舉行的新聞發(fā)布會邀請的客座演講嘉賓為東京大學石川裕博士，石川在東京大學的研究工作主要是是研究用MIC計劃產(chǎn)品能組建怎樣的HPC系統(tǒng)。

石川裕，東京大學研究生院情報理工學系計算機科學專業(yè)教授

石川自稱選擇MIC的主要理由是“單獨的GPU無法運轉”，沒有主CPU的輔助GPU在通用計算中的作用也無從發(fā)揮，而集成多個x86核心的MIC就不一樣（按：這也就是之前提到過的為什么NVIDIA要開發(fā)自家CPU Denver的原因）。此外作為單一CPU架構組成的MIC，另一個有利之處就是通用性要比GPGPU高。

石川研究組目前的主要課題是開發(fā)使用MIC的HPC用操作系統(tǒng)與應用軟件。今后的研究方向將不僅限于發(fā)揮MIC的計算能力，也將注意提高I/O部分的性能。石川稱：“HP的計算能力不僅僅用于單純的科學計算，在細胞、結構生物學等需要解析大量數(shù)據(jù)的應用也能發(fā)揮作用，為此需要改善I/O性能。”石川研究組今后的目標是開發(fā)滿足并行計算性能和I/O性能同時提高要求的硬件和軟件。

石川舉例說明MIC架構的優(yōu)點，包括通用性、開放性和Intel給予的研發(fā)支持

石川說明后Peta（即Exa）Scale級別系統(tǒng)的要求和解決方法，針對需進行大量數(shù)據(jù)解析的應用，需要著重于提高I/O性能、浮點運算性能和并行計算性能

石川研究組的另外一個針對ExaScale的課題就是故障。ExaScale級別的硬件肯定需要比之前更多的能源，而Skaugen和石川都提到目前工藝制造出的ExaScale級別超級計算機功耗完全超出范圍，根本無法運行，所以改進工藝降低功耗是個很重要的課題。

集成大量CPU的ExaScale超級計算機的強大能力使得它如果遭到硬件故障宕機一日，后果不堪設想。石川研究的另一個課題就是在HPC遭遇硬件故障無法使用之前導出和備份運算數(shù)據(jù)。

石川研究組開發(fā)的軟件架構，HPC中主CPU運行Linux Kernel，MIC運行Micro Kernel，通過PCI-E界面連接并共用網(wǎng)絡接口

小結

Intel已經(jīng)在Knights系列產(chǎn)品和MIC架構上投入了巨額資金和研發(fā)力量，并且此技術目前還毫無進入消費級別市場的跡象。Larrabee計劃也早已取消，未來Intel的集成GPU采用MIC技術的可能性也很低，可能只會達到共用指令集的程度。

Intel、NVIDIA相繼在目標為ExaScale計算能力的道路上越走越遠，此外還有IBM和Oracle在虎視眈眈，沒有拿出HPC計劃的主流芯片企業(yè)只剩AMD一家，相信在2018年為ExaScale設定的目標達成年到來前業(yè)界還會有一番龍爭虎斗。